AMD hat bereits die ersten funktionierenden 2nm Zen 6 Chips erhalten, bis zur Markteinführung vergehen noch Monate

Von Viktor Tsyrfa | 15.04.2025, 13:22
AMD und TSMC stellen die nächste Generation der EPYC-CPUs vor: Ein Blick nach 'Venedig' Dr. Lisa Su, Vorsitzende und CEO von AMD, und Dr. C.C. Wei, Vorsitzender und CEO von TSMC, halten einen Wafer der nächsten Generation der AMD EPYC CPU mit dem Codenamen Venice. Quelle: AMD

Während Intel sich weiterhin abmüht und die Veröffentlichung neuer Xeons verschiebt, hat AMD unerwartet bekannt gegeben, dass es bereits die ersten funktionierenden Kristalle erhalten hat, die in einem 2nm-Prozess hergestellt wurden. Es handelt sich dabei um den CCD (Kern) für die nächste Generation von EPYC Venice Prozessoren, die auf der Zen 6 Architektur basieren.

Was bekannt ist

AMD hat bestätigt, dass die Chips die ersten Tests und die Stromversorgung erfolgreich durchlaufen haben, d. h. sie sind "betriebsbereit". Sie werden in der TSMC-Fabrik mit dem neuen N2-Prozess hergestellt, der Gate-All-Around (GAA)-Transistoren verwendet, dem nächsten Schritt nach FinFET.

Nach Angaben von TSMC kann der neue Prozess entweder den Stromverbrauch um 24-35 % senken oder die Leistung bei gleichem Stromverbrauch um 15 % steigern. Außerdem können mehr Transistoren auf der gleichen Fläche untergebracht werden (plus 15 % Dichte im Vergleich zur 3-nm-Generation).

Die Venice-Prozessoren werden ab 2026 verfügbar sein und zur 6. Generation des EPYC gehören. Darüber hinaus bestätigte AMD, dass es bereits EPYC-Chips der 5. Generation getestet hat, die in der neuen Fab 21 von TSMC in Arizona hergestellt werden, was bedeutet, dass das Unternehmen seine Produktionskapazitäten ernsthaft diversifiziert, was angesichts der Turbulenzen in der globalen Lieferkette eine gute Nachricht ist.

Lisa Su, CEO von AMD, nannte diese Veröffentlichung ein Beispiel für die enge Zusammenarbeit mit TSMC und den nächsten Schritt in der Entwicklung von Hochleistungsrechnern.

Zen 6 ist AMDs zukünftige Prozessorarchitektur, die die Entwicklung der Zen-Linie fortsetzen wird. Es wird erwartet, dass sie eine weitere Reduzierung der Latenzzeiten, eine verbesserte Speicherleistung und eine Skalierung der Kerne mit sich bringt. Inoffiziellen Berichten zufolge wird Zen 6 eine neue Cache-Topologie und eine aktualisierte FP-Block-Mikroarchitektur verwenden.

TSMC N2 ist ein fortschrittlicher 2-nm-Prozess, der zum ersten Mal GAA-Transistoren (Gate-All-Around) verwendet. Dies ermöglicht einen geringeren Leckstrom, höhere Frequenzen und einen niedrigeren Stromverbrauch.

Quelle: ir.amd.com

AMD